本稿では、ブラックボックス出力合成器を備えた新開発のドハティPA（電力増幅器）の設計手法を紹介します。この手法は、従来のアプローチで採用されているトランジスタ非線形モデルを必要とせず、大信号のロードプル測定及びSパラメータの測定結果を用いてブラックボックス手法により設計した理想的な出力回路パラメータに基づき、出力合成回路を最適化します。この最適化は主増幅器のバックオフ点及びピーク電力レベルに伴った負荷変調動作を考慮しています。GaN-HEMTトランジスタを用いた3.5GHz 350WのドハティPAを試作して、測定することでこの手法を検証しました。今回のPAのドレイン効率は、7dBバックオフ点において50％を超え、6dBバックオフ点で57％を超える結果を得ることができました。

1. はじめに

4Gや5Gなど最新の移動体通信で用いられるSub6GHz帯マクロ基地局では、広範囲のカバレージを実現するため、高出力の電力増幅器が必要とされます。この高出力電力増幅器は、高いピーク電力対平均電力比を持つOFDM（直交周波数分割多重）信号を増幅するため、幅広い電力範囲において高い電力効率を必要とします。ドハティPA（電力増幅器）は、トランジスタの負荷変調動作によって、これらの要件を満たすことができます^1）。ドハティPAは、通常2つのトランジスタで構成されます。1つはAB級にバイアスされた主増幅器と呼び、もう1つはC級バイアスされた補助増幅器と呼びます。主増幅器と補助増幅器は、1/4波長変換器によって構成されています。主増幅器と補助増幅器の出力整合回路は、最大出力電力時において、トランジスタの最適負荷点におけるドレイン負荷インピーダンスR_optに調整されます^2）。最大出力電力から6dBバックオフ点で補助増幅器は立ち上がり、主増幅器は負荷2R_optに変調されます。したがって、従来式のドハティPAにおける負荷変調動作はR_optから2R_optの区間で制限されてしまい、この負荷変調動作の制限のためバックオフ動作点においては、最大出力電力と最大効率の両立が必ずしも実現できるわけではありません。

BBD（ブラックボックスドハティ）の設計手法は、主増幅器と補助増幅器における最適な4つの負荷インピーダンスの出力合成回路パラメータを解くことで、所望のバックオフ動作点における最大出力電力と最大効率を理想的な形で実現することができます^3）4）。BBDの出力回路パラメータは、理論上数多くの解が得られます。こうした複数の解のなかには効率を大きく低下させるパラメータも存在するため、高効率と高出力を同時に達成できる最適解はシミュレーションを用いて選択します。実際に出力回路は、シミュレーションを用いることによって、BBDの設計手法で計算した理想出力回路を得ます。通常、シミュレーションする際はベンダーから提供される非線形トランジスタモデルを使用する必要があります。正確な非線形モデルは産業界において広く利用されていますが、それらのモデルは飽和電力が数十Wクラスに限られてしまいます。より大電力のデバイスの非線形モデルは単純にトランジスタをスケーリングすることで設計されており、数百Wを必要とする5Gマクロ基地局装置用途では十分なモデル精度が得られません。

本稿では、NECで新たに開発したBBDをベースとするドハティPA出力回路の設計手法を提案します。この手法は、従来の設計手法で必要とされたトランジスタ非線形モデルを使う代わりに、主増幅器と補助増幅器の大信号ロードプル測定及び小信号Sパラメータの測定結果を用いた設計をします。

2. ドハティPAの設計手法

非対称構成のGaN-HEMTデバイス（住友電工 S35K29C18CM1P）を用いて、3.5GHzドハティPAを、BBD手法を用いて設計しました^5）。使用したデバイスは1つのパッケージ内に主増幅器200W GaN-HEMTデバイスと、補助増幅器300W GaN-HEMTデバイスが実装されています。主増幅器の静止電流はAB級バイアスで600mA、補助増幅器のゲートバイアスはC級バイアスで-5.0Vです。また、主増幅器と補助増幅器のドレイン電圧は、50Vで設計しています。

2.1 BBDによる理論的回路パラメータの計算

図1に、BBDで設計したドハティPAのブロック図を示します。主増幅器と補助増幅器のABCD回路パラメータTは、損失のある可逆的な2ポート回路網に接続されています。この2ポート回路網Tは、ABCD回路パラメータT_mとT_aの2種類の無損失な可逆的な2ポート回路網、及び抵抗終端負荷R_Lで構成されます。

BBDでは、損失のある可逆的な2ポート回路網Tを計算するために、4つのターゲットインピーダンスZ_L,m,M、Z_L,m,B、Z_L,a,M、Z_OFF,aを用います^3）。Z_L,m,MとZ_L,a,Mはそれぞれ、主増幅器と補助増幅器の最大出力電力時における負荷インピーダンスです。Z_L,m,Bは主増幅器のバックオフ動作時の負荷インピーダンスであり、Z_OFF,aは補助増幅器のバックオフ動作時における負荷インピーダンスです。Z_L,m,MとZ_L,a,Mは、図2の（a）と（b）に示す大信号ロードプル測定結果から、設計した周波数3.48GHzにおいて最大出力電力（P_max）が得られるような値に選択されます。図2の（a）と（b）は、主増幅器と補助増幅器の利得圧縮量がそれぞれ3dBと2dB時のロードプル等高線を示しています。主増幅器と補助増幅器は、同一の入力電力レベルで動作しています。Z_L,m,Bは、図2の（c）に示す定格出力電力が47dBm時の主増幅器のロードプル測定結果を活用し、バックオフ動作時で高い効率と利得が達成できるように選択されています。Z_OFF,aは、図2の（d）に示す小信号Sパラメータ測定結果により、3.48GHzにおけるS22の結果となります。この4つのインピーダンスは、次のように設定しています。

Z_L,m,M＝6.5-j3.3Ω   （1）
Z_L,m,B＝9.0-j14.0Ω   （2）
Z_L,a,M＝6.0-j5.2Ω    （3）
Z_OFF,a＝0.2+j10.5Ω   （4）

Z_L,m,Mの主増幅器の最大出力電力はP_max,MA=53.7dBmであり、Z_L,a,Mにおける補助増幅器の最大出力電力はP_max,AA=55.0dBmです。このため、ドハティPAの最大出力電力は57.4dBmとなります。47dBmのバックオフ動作時では、Z_L,m,Bにおける主増幅器のロードプル測定結果からドレイン効率は45％、利得は19dBとなるため、このドハティPAのドレイン効率は45％、利得は16dBということになります。

参考文献3）の（8）及び（27）～（30）を利用し、BBDで損失のある可逆回路網Tを計算しました。主増幅器と補助増幅器の出力信号間の位相オフセットに応じて、Tは可能な解が多数存在します。位相オフセットθ=-71°という値は、参考文献3）の（10）を利用してT_mとT_aの2つの2ポート回路が無損失になるように選択した値です。

このGaN-HEMTデバイスの出力端子は大電力を扱うためリード端子幅が広く、主増幅器と補助増幅器の出力端子間の距離は、このデバイスが2つのトランジスタを同一パッケージ内に実装されており、位置が固定されてしまいます。伝送線路がデバイス端子と同じ幅であると、BBDによって計算した出力回路はマイクロストリップラインにおけるレイアウトのパタン幅の制約になってしまいます。したがって出力端子の幅は、図3に示すように、マイクロストリップテーパを用いて線路幅50Ωになるように変換しています。主増幅器のテーパ線路の形状は、補助増幅器と同じにしています。テーパ線路のABCD回路パラメータT_tは、Sonnet社の電磁界シミュレータを用いてシミュレーションしており、損失のある可逆的な2ポート回路網Tから次のように抽出されます。

ここでT’は、図1に示してあるディエンベディングされた損失のある可逆的な2ポート回路網のABCD回路パラメータです。転置は(・)^Tで示しています。

T_mとT_aの2種類の無損失な可逆的な2ポート回路網は、参考文献4）の（23）～（29）を利用してディエンベディングされた2ポート回路網T’から算出しています。T_mとT_aの計算は無数に決定されるので、解を求めるためA_m=0を選んでおり、A_mはT_mのAパラメータです。更に、2つのΠ型回路を備えた2つの2ポート回路網T_mとT_aを実現できる最大負荷が得られるよう、R_L＝20Ωを選択しています。容量性スタブを持つT_mとT_aに対応した2つのΠ型回路を実現するため、D_mの正の解を利用して算出したT_mとT_aの解を選んでいます。D_mはT_mのDパラメータです。

2.2 実際の回路設計手法

図4に、ドハティPAの出力回路を示します。T_mのΠ型回路は、2つのオープンスタブOS1とOS2、及び伝送線路TL1で構成され、T_aの回路は2つのオープンスタブOS2とOS3及び伝送線路TL2で構成されています。オープンスタブOS2は、T_mとT_aという2つのΠ型回路にあるオープンスタブ2つを組み合わせたものです。伝送線路TL3は、負荷抵抗R_L＝20Ωから50Ωに変換するためのλ/4変換器です。図4のOS1～OS3とTL1～TL2の電気長は、T_mとT_aのABCDパラメータから算出した理想的な値です。

出力回路のマイクロストリップレイアウトを設計するため、TL1～TL3とOS1～OS3の電気長はシミュレーションにより最適化しています。このシミュレーションは、主増幅器と補助増幅器のトランジスタ非線形モデルの代わりに2つの電力源を使用しています。最大出力電力におけるシミュレーションでは、主増幅器の電力源におけるソースインピーダンスは(Z_L,m,M)*であり、補助増幅器のソースインピーダンスは (Z_L,a,M)*です。共役は(・)*で表しています。バックオフ動作時は、補助増幅器の電力源のソースインピーダンスは(Z_L,m,B)*、補助増幅器のソースインピーダンスはZ_OFF,aとなります。電力源から発生する信号には、θ＝-71°の位相オフセットと主増幅器と補助増幅器間の振幅オフセットがあります。この振幅オフセットは、主増幅器と補助増幅器の出力電力の変化をシミュレートするため、(P_max,AA/P_max,MA)＝1.3dB～-20dBの間で変化します。最大出力電力におけるシミュレーションでは2つの負荷インピーダンスが推定でき、主増幅器でZ_L,m,M,r、補助増幅器ではZ_L,a,M,rになりました。一方、バックオフ動作時におけるシミュレーションで推定した2つの負荷インピーダンスは、主増幅器でZ_L,m,B,r、補助増幅器ではZ_L,a,B,rになります。同様に、図1に示した理想回路を使用したシミュレーションでは、推定される理想負荷インピーダンスがZ_L,m,M,i、Z_L,a,M,i、Z_L,m,B,i、Z_L,a,B,iになります。マイクロストリップレイアウトでは、実際の負荷インピーダンスであるZ_L,m,M,r、Z_L,a,M,r、Z_L,m,B,r、Z_L,a,B,rが、理想負荷インピーダンスZ_L,m,M,i、Z_L,a,M,i、Z_L,m,B,i、Z_L,a,B,iとそれぞれ一致するように最適化しています。

図5に、出力回路を最適化したマイクロストリップ線路を用いたレイアウトを示しています。最適化ではオープンスタブOS2は取り除いています。図6には、最適化したマイクロストリップ出力回路を使用した理想的な負荷インピーダンスと実際の負荷インピーダンスとの比較を示します。実際の負荷インピーダンスは、理想の負荷インピーダンスとほとんど同じです。図6（a）に、三角形の印で表した実際の負荷インピーダンスZ_L,m,M,r(α=1.3dB)とZ_L,a,M,r(α=1.3dB)は、ドハティPAの最大出力電力に大きな影響を与えています。図6（b）に三角形の印で示した負荷インピーダンスZ_L,m,B,r(α=-20dB)は、バックオフ動作時での効率に大きく影響します。

3. 測定結果

写真は、試作したドハティPAです。プリント基板は、厚さ0.5mmのRogers 4350B基板を使用しています。

図7に、測定した小信号利得を示します。小信号利得のピークは設計周波数3.48GHzにおいて15.5dBです。図8には、パルスCWで測定したドレイン効率vs出力電力を示します。3.48GHzにおける最大電力は55.5dBmと、目標電力値である57.4dBmよりもやや低くなっています。試作したPAは最大電力時56％と十分高いドレイン効率が出ていることからみて、この最大電力の低下は出力回路での損失や主増幅器と補助増幅器間の位相ミスマッチに起因するものではないと考えられます。補助増幅器の目標最大電力P_max,AAは主増幅器の目標最大電力P_max,MAより1.3dB高いものの、補助増幅器の目標最大電力時の利得は補助増幅器の利得とほぼ同じでした。主増幅器と補助増幅器の両方を同時に最大電力で動作させるには、補助増幅器の入力レベルは主増幅器よりも1.3dB高くなければなりません。しかし今回のドハティ設計では、主増幅器と補助増幅器とも同じ入力電力レベルで動作させています。したがって、最大電力が低下した理由は、主に主増幅器と補助増幅器の負荷インピーダンスがそれぞれZ_L,m,MとZ_L,a,Mまで十分に変調されていないためであり、これは補助増幅器の入力電力レベルが低いことによるものです。47dBmのバックオフ動作時では、試作したPAで測定されたドレイン効率は44％、利得は15.5dBとなり、それぞれターゲット効率45％、ターゲット利得16dBにかなり一致した値でした。測定値とターゲット値が一致していることは、バックオフ動作時での主増幅器と補助増幅器の実際の負荷インピーダンスとターゲット負荷インピーダンスであるZ_L,m,B、Z_OFF,aとが一致していることを意味します。3.44GHz～3.56GHzでのドレイン効率は6dBバックオフ動作時で50%を超えており、特に3.48GHz～3.52GHzでのドレイン効率は7dBのバックオフ動作時においても50％を超えています。3.48GHzでのドレイン効率のピークは6dBバックオフ動作時で57％です。

4. 結論

本稿では、ドハティPAのBBD設計手法について、トランジスタ非線形モデルを用いる代わりに大信号ロードプル測定とSパラメータの計測結果を用いて検証しました。この手法を活用し、NECでは非対称GaN-HEMTデバイスを使用した3.5GHz、350WのドハティPAを設計・試作実験を行いました。試作したドハティPAは、7dBバックオフ動作時において50％を超える高いドレイン効率を実現しており、今回測定されたドレイン効率は設計値とよく一致しています。特にバックオフ動作時にターゲットとした効率と測定した効率がよく一致していることは、今回提案したBBDの設計手法が、マイクロストリップ線路を用いた出力回路を正しく最適化されていることを示しています。今回提案した手法は、化合物半導体トランジスタを用いた高出力かつ高効率なドハティPAを最適に設計することができる大きな力となりそうです。

参考文献

執筆者プロフィール