システムLSI設計全般をC言語で実行するため、私たちはこの手法の考え方をAll-in-Cコンセプトと呼んでいます。このコンセプトには、2つの面があります。

まず、全てのハードウェアモジュールの設計をC言語で行う“all modules in C”の考え方です。制御系回路、データ処理系回路など、回路の種類によらずC言語で設計することができます。

そしてもう一つは、全ての設計プロセスをＣ言語で行うという“all processes in C”の考え方です。設計者はC言語でアルゴリズムを設計し、記述したCソース上で検証することができます。

C言語設計とRTL設計の記述量と検証速度の比較

図2のように、C言語で設計することにより、従来のRTL設計と比較して記述量が1/7になり、C言語で実行するシミュレーション速度は、RTLシミュレーションの数百倍にもなります。従来のRTLシミュレーションが1カ月かかるところを、C言語シミュレーションでは数時間で終わらせることが可能です。

C言語動作と人手によるRTL設計合成回路の品質比較

図3はほぼ同じLSIを、CyberWorkBenchを使って設計した場合と、従来のRTLで「熟練設計者」が設計した場合の実例の比較です。C言語設計でも、RTL設計の場合とほぼ同等な品質の回路を実現できますが、記述する行数は約1／7となり、しかも、シミュレーション時間は約1／200となります。

C言語設計とRTL設計の工程の比較

CyberWorkBenchを活用するC言語ベースの設計では、まず、検証速度の向上により、ハードウェアの設計時間が従来手法より短くなります。さらに、ハードウェアとソフトウェアの設計を並行して行えることから、ハードウェアの設計を待たずにソフトウェアの設計が可能になります。それにより、RTL設計時には避けられなかった待ち時間がなくなり、設計初期からソフトウェアのデバッグを始めることができるので、システムLSIの設計工程の大幅な削減と期間短縮が図れます。

図4は同じ分野のシステムLSIを、従来のRTL設計とC言語設計で実際に設計した時の工程です。従来のRTL設計では16カ月かかっていた設計期間が、C言語ベースによる設計では7カ月となり、LSIチップ設計全体では9カ月もの開発期間の短縮を実現できたことになります。