セミナー講演への質問と回答
プリント基板ノイズ対策セミナー 2021年1月
2021年1月26日開催「プリント基板ノイズ対策セミナー 2021年1月」では、基板設計におけるノイズ対策や、ノイズ対策ツールDEMITASNXに関して、さまざまな質問が寄せられました。セミナー中やアンケートにていただいたご質問と、講師からの回答を掲載いたします。
- ※
ご質問者の許可を得て掲載しています。（製品に関する一般的な質問を除く）
- ※
セミナー講演資料（テキスト）は、1月26日開催「プリント基板ノイズ対策セミナー」にお申込いただき、セミナー後アンケートに回答していただいた方に配付しております。
引き続き下記のご質問を受け付けております。
ご質問がある方は、【講師への質問】ボタンよりご入力ください。
- 株式会社システムデザイン研究所 久保寺様宛：講演内容やノイズ対策に関するご質問
- DEMITASNX開発チーム宛 ：DEMITASNXに関するご質問
- ※お寄せいただいたご質問は、講師に確認の上、事務局よりメールで回答をご連絡します。
- ※ご質問の内容によっては、回答までに時間を要する場合がございます。
- ※いただいたご質問の内容や要旨をDEMITASNX Webサイトや、今後のセミナーで紹介させていただく場合があります。（質問者の会社名や個人名は掲載いたしません。）
株式会社システムデザイン研究所 久保寺 忠 氏の講演（基礎編、応用編）への質問と回答
| 対象の講演 |
|---|
|
【基礎編】 (13:30～14:30) 【応用編】 (15:00～16:00) |
- Q1６層貫通基板において、L1-L6で配線していたものを、GVプレーンまたぎを気にしてL1-L3での配線に変更したところ、ビアがスタブとなりました（L4-L6間でビアスタブ）。
GVプレーンまたぎを優先するほうが良いでしょうか。それともビアスタブを気にしたほうが良いのでしょうか。 - A1GVプレーンまたぎを気にされているということなので高速の信号配線と思われますが、L4～L6のスタブはかなり短い距離なので数百メガ以下の繰り返し周期の信号であれば問題にならないと思います。ただし基本周波数が1GHzを越える様な場合には、via自体のインダクタンスや周囲のベタパターンとの容量結合も考慮しなければなりませんし、お考えの通りリターン経路も考えておかなければなりません。
本論からはずれてしまいますが、信号配線とviaの接点は90度の角度がつきますよね。1GHz程度では殆ど影響はなのですが、2, 3GHzあたりから伝送特性に影響が出てくるはず（特に反射特性が悪くなります）。viaのインピーダンスが決められないので反射が発生するのは当然ですね。つまりviaのスタブ以外にも伝送特性に影響する部位は沢山あるということです。 - Q2①ノイズスペクトラムで、基本CLKの偶数倍がでていた場合に電源-GND間が弱いとお話しされていましたが、なぜ偶数倍だと電源-GND間が弱いと予想できるのでしょうか。
②応用編について、GNDヴィアを細かく配置した方がシミュレーションの結果としてノイズ分布、伝送、反射特性が良くなるのは、原理としては、GND層が近づいたことで、電荷ループが近くなり放射が減ったからでしょうか？ - A2① 偶数倍の高調波が出たとき、なぜV-G間が弱いと言い切れるのか？
基礎編のテキストのp25左下の図をご覧ください。パルス波形に対してTは周期、τはパルス幅、tr, tfはそれぞれ信号の遷移時間を示しています。講義では説明しませんでしたが、CMOSデバイスを使った回路では、遷移時間のみ配線に電流が流れます。trでは信号の送り側から受け側へ、tfの場合は受け側から送り側に戻ります。その際、一部の電流は送り側のデバイスの電源端子からグラウンド側に直接流れる（貫通電流）ので、電流の面積はできるだけ小さくしなければなりません。ICの電源とグラウンド端子の直近にパスコンを入れるのはそのためです。
ところでなぜこの電流が偶数倍の高調波と関係があるのでしょう。もう一度先ほどの図をみて頂くと、信号の1周期Tの中で遷移時間に流れる電流が2回ありますよね。つまり1周期の中で送り側のCMOSデバイスには2回電流が流れるので2倍の高調波が発生することになります。この波形は正弦波とは限りませんから、さらにその高調波が発生する可能性もあるということです。この電流によるノイズはデバイス周辺の電源、グラウンド設計の良し悪しに直接関係します。
② バス配線間のGNDパターンについてvia間を狭くする方が良い理由は？
基礎編p20に配線に流れる電流（斜線）とリターン電流の概念図を示します。信号配線とリターン電流の経路が作る面積が広くなるほどノイズは大きくなります。面積を小さくしてノイズを下げるには、配線の直近にリターン電流の経路をもってこなければなりません。バス配線の設計では直近の層をグラウンドベタにしたり、今回の例の様にバス配線間にグラウンドパターンを入れたりして面積をできるだけ小さくします。
同じ様にグラウンドパターンのインピーダンスをできるだけ低く保たなければグラウンドとしての意味を持たないので、viaはできるだけ短い間隔で打たなければなりません。電流ループを小さくして放射を減らすということは結果からいえることで、実際に放射に大きく影響するのは電界です。電流が流れれば電界も発生するので、電流の面積を減らせば電界も低くなりノイズレベルを下げることができるということです。 - Q3ハーネス部は必ずノイズが出る。
電源/GNDの設計をしっかりするしかない。とのことですが、
具体的にどのような設計をすれば良いのでしょうか。 - A3講義中でも説明したとおり高速信号（それほど高速でない場合でも）にはリターン電流を流すための経路が必要です。基礎編p47の図をご覧ください。左側、右側にそれぞれプリント基板があり、真ん中にハーネスがあります。信号がHレベルになると、信号電流の経路は
送り側のデバイス出力→基板1の配線→コネクタ→ハーネス→受け側のコネクタ→配線→受け側のデバイス→そのデバイスのグラウンド→基板2のグラウンド→コネクタのグラウンド端子→ハーネス(信号と離れたところにグラウンド配線があるかもしれない）→基板１のコネクタ→基板1のグラウンドベタ（グラウンドベタが信号配線の直近にあれば信号の真下）→送り側デバイスのグラウンド→パスコン→送り側デバイスの電源端子
となるはずです。
問題は基板1, 2ではリターン電流が信号配線の直近に流れるのに対して、ハーネスではどこかのグラウンド「配線」に流れてしまうことです。例えばハーネスをFPCとした場合、信号とグラウンド間にはかなりの距離が発生してしまうので、電流ループがつくる面積は広がります。このループ面積を小さくしない限り、ハーネスで発生するノイズはかなり高くなると思います。従ってハーネスを両面にするか、信号配線毎にグラウンド配線を追加するかなど、設計上で変更が必要になります。基板サイズやコネクタ本数が変わるとともに、特性インピーダンスを合わせるためFPCの厚みも変更する可能性があるので、大幅なコストアップを伴います。
確実にノイズを下げると保証はできませんが、ハーネスの電源やグラウンドパターンにはかなり高調波ノイズが含まれている場合があるので、少なくとも電源とグラウンドは直近で設計する必要があります（結合を強くしてノイズの発生を抑える）。また双方の基板については、コネクタの周囲を頑丈なグラウンドベタにしておき、内層のグラウンドともスルーホールで接続、必要に応じて電源にはビーズフィルタ、電源とグラウンド間にパスコンを入れるなどして高周波電流に対してインピーダンスを下げる設計をします。グラウンドパターンは、層毎に変えるのではなく同じ様なパターンにしておきましょう。そうしておかないとグラウンド面からコモンモードノイズ電流が出てしまう可能性があります。これについては応用編のp43に書いておきました。 - Q4大型の装置に対するEMIチェックルールと、スマートフォンなどのモバイルサイズの装置に対するEMIチェックルールは同じルールで実現可能でしょうか。 基板サイズや実装密度、貫通基板とビルドアップ基板の差分などを考えると、統一ルールでの実現が難しそうですが、いかがでしょうか。
- A4DEMITASNXの例で申し上げますと、基板サイズや実装密度については同じルールで対応できると考えています。問題は
大型の装置=クロックはそれほど高くない、モーター駆動など高圧、大電力、電源もそれなりに大きい容量
モバイル=クロック自体がかなり早い、CPUやメモリーなどを搭載しビルドアップで多層
などの違いに対応できるかどうかだと思います。
様々なお客様の基板設計を見ていると、基板端近くに高速信号が走っていたりリターン電流の経路であるべきところにスリットがあったりと、基本的なことすら守られていないことが散見されます。これらを全て人力で確認することはほぼ不可能なので、DEMITASNXの様なツールでチェックすることはそれなりに効果大と考えています。
ただし商品によっては、上記した様にリターン電流経路の問題よりモーター駆動のオンオフ時のノイズ問題が大きいとか、電源回路のコンバータ、インバータから出るノイズ問題などについては、統一されたルールでは難しいと考えております。弊社(SDL)のお客様の中にも通信系から医療、車載など様々な商品を開発しているところがありますが、多くの皆さまはEMIチェックツールによる確認と、自社独自で作られた設計ルールを併用しています。
残念ながらお客様独自に作られたルールは、メンテナンスが出来ていないとか、開発の実態にあっていないとかいう問題があり、時間をかけたわりに現場で使われていないものが多い様です。ノイズを熟知されたご担当も必要となりますので独自ルールはなかなか難しい様です。 - Q5後編のP.34において、基板2と基板3を比較すると基板3の方がノイズが強い結果になっていたかと思います。 信号とその横のGNDとの距離を大きくすると、信号横のGNDに流れるリターン電流が少なくなる（信号線の直下層に流れる電流がその分増える）のではと考えたのですが、なぜ基板3の方がノイズが強くなっているのでしょうか。
- A5p34に示す図は基板2と3のL1における電流分布で配線とグラウンドの間隔を広げた方が電流が広がっています。これは、信号とグラウンド配線間の容量および相互インダクタンスによる結合が弱くなり電流ループの面積が広がってしまうことが原因と考えています。
テキストでは確認できませんが、グラウンドに電流が流れない分、信号側の電流は増えています。ご指摘頂いたグラウンド側の電流についてはテキストには掲載していませんが、増えている様には見えません（エネルギーは他の層に移動している）。
p33とp35の電界分布を比較してみます。L1, L3とも基板2の方が電界レベルが低くなっています。基板3ではL3（p35）のグラウンドベタの電界が特徴的で、その上の配線も赤くなっています。つまりインピーダンスが低いL2よりL3側にエネルギーが移動している様にみえます。p29と30をご覧ください。p29は基板1のL1～L4のアートワーク、P30は基板1～4のL1のアートワークです。基板2と3の違いは配線とグラウンドの間隔の差だけです。配線の両側にあるグラウンドのスルーホール位置や数も同じです。
ではなぜL3のグラウンドの電界が高くなるのでしょう。バス配線の横にあるグラウンドベタ（バスの下側）に打ってあるスルーホールがL1からL3にエネルギーを渡していると考えられませんか？ L3には当該スルーホールより下側に配線が1本あります。L1とL3のスルーホールとグラウンドだけに着目してみると、
L1のバス配線→スルーホール→L3のグラウンド→L3の1本の配線→その配線の下側のグラウンドベタ
となります。
L1のバスとグラウンド、L3のグラウンドと１本の配線、L1とL3のスルーホールが結ぶグラウンドの閉じた回路にエネルギーが移動し、基板の内側よりインピーダンスが高い（面積が小さい）基板端のグラウンドベタに電荷が移動し、p35でみられる様な電界分布になっていると考えています。この例から考えても、基板を層毎ではなく層全体のグラウンドがどうなっているか確認することが重要であることが分かります（p17をご覧ください）。 - Q6①P.34のところで、GNDが線が狭いと意味がなく、やらないほうが良いとのことでしたが、GND層とヴィアで接続していてもやらないほうが良いでしょうか？
②P.45あたりの話しにあったようにGNDを分けてはいけないと言っていましたが、アナログGNDとデジタルGNDはどのように分離するのが適切でしょうか？一点接続を心がけるようにしていますが、一点接続はしないほうが良いでしょうか？ - A6① グラウンドがバスと同じ配線幅で基板1の様にほとんどスルーホールを打っていない場合、グラウンド配線にはバスとは逆方向に電流が誘起されます。この電流は信号電流を邪魔するので信号の伝送特性に影響を与えます。
バス幅が0.15mm、その横のグラウンドも0.15mmの場合、グラウンド配線にスルーホールは打てますか？一般的にはスルーホール径だけで0.2～0.3mmは必要です。配線幅が0.15mmですと、さながら卵を飲み込んだ蛇の様にスルーホール部だけが太くなってしまうので、少なくともスルーホール径は考慮してグラウンド配線幅を考えなければなりません。
これは物理的な話ですが、電気的に考えても細いグラウンド配線は固有インダクタンスを高くしてしまうので、グラウンドを追加する意味がなくなります。どうしてもバス毎にグラウンドが入れられないときは、2本のバスに対して1本のグラウンドでも仕方がないと思います。ただしその場合はバス配線間の間隔を少し広げてクロストークを防止することも考えて頂きたいと思います。
② アナロググラウンドとディジタルグラウンドの接続方法についてですが、ディジタル回路はどの程度のノイズを出すでしょうか。 アナログ回路はOPAMPの様にmAやuAを扱う様なものでしょうか。アナログ回路にはFMや地デジ、オーディオの様なものもあり、微小な電流を計測する様なものもあります。AG、DGを１点接続することは両面基板などグラウンド設計が難しい基板の場合は行いますが、多層基板ではあまりみません。
時々、ある層（多くは部品層）だけスリットで分離した基板をみることもあります。例えばオンボード電源など。L2層のグラウンドにはスリットがなく分離した意味がない様な基板です。このあたりは基板設計者だけでなく回路設計者の考え方もまちまちの様です。
アナログ回路がノイズの影響を少しでも受けたくないのであればグラウンドを分離し、電源回路の直近、または電源とグラウンド層間に電解、タンタル（積層セラミックはだめ）コンデンサを入れてインピーダンスが下がった部分でグラウンド間を接続する方法が考えられます。この場合でも実装面の真下のグラウンド層は実装面と同じ様にスリット等で分離しなければなりません。グラウンド間を接続する場所は、できるだけグラウンドのインピーダンスが低いところにして頂きたいと思います。 - Q7応用編について、表層と内層のGNDが共振している解析例がありましたが、共振する／しないの分岐点は何なのでしょうか？
- A7応用編 p20の左真ん中の絵をご覧ください。電源ベタには様々な周波数のノイズが重畳されています。それを表したものがexcitationと書かれた発振源で電源とグラウンド間に接続されています。その発振源の右側にあるC1は電源とグラウンド間の容量、C2は表層のグラウンドベタと電源間の容量、Lはグラウンドベタと表層のグラウンドベタ間を接続しているviaです。
この図でLC直列共振が発生するとすれば、
発振源のホット側→C2→表層のグラウンド（ここもL）→ 複数のvia（L）→発振源のグラウンド
のルートとなると思います。この様な構成の場合、viaの数、表層のグラウンド面積、そのグラウンドと下のグラウンドベタ間のvia位置 などによって共振周波数は変わると思います。その共振周波数をできるだけ高い方にもっていくには、viaを多くするか、表面層のグラウンドの面積を小さくしてLを小さくすることになると思います。
詳細につきましてはテキストの右下に引用文献を書いてありますので参考にしてください。
DEMITASNX開発チームへの質問と回答
| 対象の講演 |
|---|
|
(14:30～15:00) |
- Q1DEMITASNX EMIチェックバッチ処理の中で、どこまで属性設定が可能ですか？（ネット属性の周波数設定など）
- A1
ネット属性・部品属性において全ての属性が設定可能です。ただし、ネット属性に関しては、EMIパラメータの閾値に関する属性はできません。記述例については、DEMITASNXインストールフォルダ\Document\EMIチェックバッチ実行マニュアル.pdfのp15 [7. CSVファイルフォーマット]をご参照ください。
参考：EMIチェックバッチ実行機能 - Q2EMIバッチ実行機能について、リモートでのコマンドライン実行には、フローティングライセンスが必要ですか？
- A2はい。リモート環境でのコマンドライン実行には、フローティングライセンスが必要になります。
参考：EMIチェックバッチ実行機能 - Q3AI機能の詳細について教えてください。
- A3DEMITASNXのAI絞込み機能では、EMCエキスパートの知見をAI(ディープラーニング)により学習しており、EMIチェック結果をさらに重要なエラーに絞り込むことが可能です。
AIとしては深層学習のエンジンを使いまして、チェックルール毎にEMC的に影響がある要因を入力情報とし、出力情報として重要なエラーか否かを判断しています。制約事項としては、基板レイアウトの情報を入力情報としているため、それ以外の情報（回路情報や筐体情報など）を加味した判断は出来ません。基板レイアウト以外の情報によって重要でないと判断できるエラーについては、エラーリストに残すようにAIを学習させておりますので、この制約事項によって誤ってエラーが消えないようにしております。
参考：AI絞込み機能 - Q4DEMITASNXでは小型高密度の製品でも効果は出せるのでしょうか？
- A4小型基板でも同様に解析・チェックは可能です。特に層数が多い場合は小型でも目視でチェックすることが難しくなりますので、DEMITASNXによってレビュー時間を短縮し設計品質を保つことが可能です。
参考：EMIチェック機能
共振解析機能 - Q5①信号のリターンパスで、信号の隣接する層のGND、電源プレーンにスリットがあり、リターンパスが分断されていても、信号全体がGNDでガードリングされていればリターンパスありと見なすことができるでしょうか？例えば、信号層とスリットがある層との層間が0.1㎜で、信号と両側のガードリングとの配線間が0.15㎜の場合は、スリットによる分断は許容されるのでしょうか。
②信号の下層の電源層にスリットがあるのですが、信号の上層のGND層はべたの場合は、リターンパスありと見なせるのでしょうか？信号からスリットがある層とスリットが無い層の層間距離の関係は影響しますか。 - A5①DEMITASNXでは上層、下層のGNDのどちらかでリターンパスが確保できていれば、エラーと判断しないようにしております。また、信号層と同層にGNDパターン（SGパターンを含む）があれば、同層をリターンパスとしてチェックします。但し、ご指摘の通り、信号に近いGNDパターンに多くのリターン電流が流れますので、EMIチェックの設定（EMIパラメータ(5-5))によって、信号に近いGNDパターンをリターンパスとして連続性をチェックする設定もございます。例えば、信号層とスリットがある層との層間が0.1㎜で、信号と両側のガードリングとの配線間が0.15㎜の場合は、同層にガードがあるためリターンパスはOKと判断します。ただし、EMIパラメータ(5-5)をYesに変更した場合は、距離が近い方を優先するため、スリットがある層のGNDプレーンによってNGと判断し、エラーとして検出します。
②信号の下層（信号より一つ下の層）の電源層にスリットがあり、信号の上層（信号より一つ上の層）のGND層はベタの場合は、上層にGND層があるためリターンパスはOKと判断します。EMIパラメータ(5-5)をYesに変更した場合は、信号層からの層間距離に依存した判断を行います。 - Q6①DEMITASNXのプレーン共振解析について、解析後、キャパシタリストにて提示されたキャパシタの指定座標に対し、 実際に配置するキャパシタ座標の許容範囲はどのくらいでしょうか？
周波数特性表示で描かれる、”最大電圧と周波数”に関する 情報（帯域の考え方、全体の説明等）を頂けないでしょうか？
②基板データをDEMITASNXにかけて設計変更になると設計のもどりが発生する懸念があります。
設計にあたってのルールがあると効率的に設計業務ができる気がしました。
また設計途中でDEMITASNXにかけて間違っていない方向であることを確認しながら設計を深めていく手法があればよいかと思いました。
- A6①DEMITASNX上で追加したキャパシタについて、キャパシタの配置位置は多少ずれても構いませんが、キャパシタからの引き出し配線の接続座標は、未配線時のキャパシタの電源パッドの位置と一致することが望ましいです。その際のキャパシタの引き出し配線長は片側5mm未満が推奨です。
キャパシタの接続先が未配線時のキャパシタの電源パッド位置に接続できない場合の許容範囲については、該当のキャパシタ追加前の解析で、電圧分布表示の赤い範囲を目安にして頂ければと思います。
またはDEMITASNXにて、該当の未配線キャパシタの位置を移動して解析して頂き、影響ないか判定して頂ければと思います。
②可能であれば設計途中でもDEMITASNXにかけて方向性を確認しておくことをお勧めします。具体的にはメインの部品配置と重要な信号配線（クロックやバスなど）を引いた段階で、概略の電源・グランドを作成し、DEMITASNXをかけますと、早い段階で問題を見つけることが出来ます。
引き続き下記のご質問を受け付けております。
ご質問がある方は、【講師への質問】ボタンよりご入力ください。
・株式会社システムデザイン研究所 久保寺様宛：講演内容やノイズ対策に関するご質問
・DEMITASNX開発チーム宛 ：DEMITASNXに関するご質問
- ※お寄せいただいたご質問は、講師に確認の上、事務局よりメールで回答をご連絡します。
- ※ご質問の内容によっては、回答までに時間を要する場合がございます。
- ※いただいたご質問の内容や要旨をDEMITASNX Webサイトや、今後のセミナーで紹介させていただく場合があります。（質問者の会社名や個人名は掲載いたしません。）
DEMITASNX製品・事例紹介資料ダウンロード
DEMITASNXのご紹介資料はこちらからダウンロードいただけます。※講演資料ではございません
DEMITASNXによるEMCノイズ対策資料と、スイッチング電源回路の解析事例をダウンロード
お客様情報の登録が必要です。
![[PDF]](/nf_global/v2/common/img/icon/pdf-01.png){kind=icon}
DEMITASNXカタログ