サイト内の現在位置

NECの研究者

2020年2月12日

井上 浩明(Hiroaki Inoue)

井上 浩明の写真

データサイエンス研究所
研究部長
博士(工学)

研究分野

  • コンピュータシステム

JOURNAL PUBLICATIONS

  • Sombatsiri, S., Shibata, S., Kobayashi, Y., Inoue, H., Takenaka, T., Hosomi, T., Jaehoon, Y., and Takeuchi, Y. “Parallelism-Flexible Convolution Architecture for Sparse Convolutional Neural Networks on FPGA,” IPSJ Transactions on System LSI Design Methodology (TSLDM), Vol.12, February Issue, pp.22-37 (February 2019). [Best Paper Award]
  • Fukuda, E.S., Inoue, H., Takenaka, T., Kim, D., Sadahisa, T., Asai, T., and Motomura, M., “Enhancing Memcached by Caching Data and Functionalities at Network Interface,” IPSJ Journal of Information Processsing (JIP), Vol.23, No.2, pp.143-152 (March 2015).
  • Denholm, S., Inoue, H., Takenaka, T., Becker, T., and Luk, W. “Network-level FPGA Acceleration of Low Latency Market Data Feed Arbitration,” IEICE Transactions on Information and Systems (Special Section on Reconfigurable Systems), Vol.E98-D, No.2, pp.288-297 (February 2015).
  • Inoue, H., Takenaka, T., and Motomura, M. “C-Based Complex Event Processing on Reconfigurable Hardware,” IEEE Transactions on Very Large Scale Integrated Systems (TVLSI), Vol.21, Issue.5, pp.971-974 (May 2013).
  • Inoue, H., Yamada, J., Yoneda, H., Togawa, K., Motomura, M., and Furuta, K. “Test Compression for Dynamically Reconfigurable Processors,” ACM Transactions on Reconfigurable Technology and Systems (TRETS), Vol.4, No.4, Article 40, pp.1-15 (December 2011) .
  • Inoue, H., Sakai, J., and Edahiro, M. “A Robust Seamless Communication Architecture for Next-Generation Mobile Terminals on Multi-CPU SoCs,” ACM Transactions on Embedded Computing Systems (TECS), Vol.9, No.3, Article 19, pp.1-28 (February 2010).
  • Inoue, H., Abe, T., Ishizaka, K., Sakai, J., and Edahiro, M. “Dynamic Security Domain Scaling on Embedded Symmetric Multiprocessors,” ACM Transactions on Design Automation of Electronic Systems (TODAES), Vol.14, No.2, Article 24, pp.1-23 (March 2009).
  • Inoue, H., Sakai, J., Torii, S., and Edahiro, M. “FIDES: An Advanced Chip Multiprocessor Platform for Secure Next Generation Mobile Terminals,” ACM Transactions on Embedded Computing Systems (TECS), Vol.8, No.1, Article 1, pp.1-16 (December 2008).
  • Inoue, H., Sakai, J., and Edahiro, M. “Processor Virtualization for Secure Mobile Terminals,” ACM Transactions on Design Automation of Electronic Systems (TODAES), Vol.13, No.3, Article 48, pp.1-23 (July 2008). [No.2 downloaded article published in 2008 / No.7 downloaded article published in 1996-2009 (July 2, 2009) / No.2 downloaded article published in 2008 (June 08, 2010)]
  • 安生健一朗, 井上浩明, 佐藤充, 工藤知宏, 天野英晴, 平木敬. “超並列計算機JUMP-1における分散共有メモリ管理プロセッサMBP-light,” 情報処理学会論文誌, 第39巻, 第6号, pp.1632-1643 (1998年6月).

CONFERENCE PUBLICATIONS

  • Igarashi, H., Takano, F., Takenaka, T., Inoue, H., and Moriyoshi, T. “Parallel Rate Distortion Optimized Quantization for 4K Real-time GPU-based HEVC Encoder,” IEEE International Conference on Visual Communications and Image Processing (VCIP), pp.1-4 (December 2018).
  • Sombatsiri, S., Shibata, S., Kobayashi, Y., Inoue, H., Takenaka, T., and Hosomi, T. “Parallelism-Flexible Convolution Core for Sparse Convolutional Neural Networks,” Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp.188-193 (March 2018). [Outstanding Paper Award]
  • Takenaka, T., Inoue, H., Hosomi, T., and Nakamura, Y. “FPGA-Accelerated Complex Event Processing,” IEEE Symposium on VLSI Circuits (VLSIC), pp.C126-C127 (June 2015). [Invited Paper]
  • Fukuda, E.S., Inoue, H., Takenaka, T., Kim, D., Sadahisa, T., Asai, T., and Motomura, M. “Achieving Higher Performance of Memcached by Caching at Network Interface,” IEEE International Conference on Field-Programmable Technology (ICFPT), pp.288-289 (December 2014).
  • Fukuda, E.S., Inoue, H., Takenaka, T., Kim, D., Sadahisa, T., Asai, T., and Motomura, M. “Caching Memcached at Reconfigurable Network Interface,” IEEE International Conference on Field Programmable Logic and Applications (FPL), pp.1-6 (September 2014).
  • Denholm, S., Inoue, H., Takenaka, T., Becker, T., and Luk, W. “Low Latency FPGA Acceleration of Market Data Feed Arbitration,” IEEE International Conference on Application-Specific Systems, Architectures and Processors (ASAP), pp.36-40 (June 2014).
  • Wakabayashi, K., Takenaka, T., and Inoue, H. “Mapping Complex Algorithm into FPGA with High Level Synthesis,” IEEE/ACM Asia and South Pacific Design Automation Conference (ASPDAC), pp. 282-284 (January 2014). [Invited Paper]
  • Denholm, S., Inoue, H., Takenaka, T., and Luk, W. “Application-Specific Customisation of Market Data Feed Arbitration," IEEE International Conference on Field-Programmable Technology (ICFPT), pp.322-325 (December 2013).
  • Fukuda, E.S., Takenaka, T., Inoue, H., Kawashima, H., Asai, T., and Motomura, M. “High Level Synthesis with Stream Query to C Parser: Eliminating Hardware Development Difficulties for Software Developers,” The Workshop on Synthesis and System Integration of Mixed Information Technologies (SASIMI), pp.310-315 (October 2013).
  • Fukuda, E.S., Kawashima, H., Inoue, H., Asai, T., and Motomura, M. “Exploiting Hardware Reconfigurability on Window Join,” International Conference on High Performance Computing & Simulation (HPCS), pp.690-691 (July 2013).
  • Fukuda, E.S., Kawashima, H., Inoue, H., Fujii, T., Furuta, K., Asai, T., and Motomura, M. “C-Based Adaptive Stream Processing on Dynamically Reconfigurable Hardware: Window-Join Case Study,” IEEE International Symposium on Applied Reconfigurable Computing (ARC), pp.220 (March 2013).
  • Takagi, M., Takenaka, T., and Inoue, H. “Dynamic Query Switching for Complex Event Processing on FPGAs,” IEEE International Conference on Field Programmable Logic and Applications (FPL), pp.599-602 (August 2012).
  • Takenaka, T., Takagi, M., and Inoue, H. “A Scalable Complex Event Processing Framework For Combination of SQL-based Continuous Queries and C/C++ Functions,” IEEE International Conference on Field Programmable Logic and Applications (FPL), pp.237-242 (August 2012).
  • Inoue, H., Ishizaka, K., and Sakai, J. “Greening of Many-Core Processors in Network-Optimized Computing,” IEEE Global Communications Conference (GLOBECOM), Session SAC08, pp.1-5 (December 2011).
  • Inoue, H., Takenaka, T., and Motomura, M. “20Gbps C-Based Complex Event Processing,” IEEE International Conference on Field Programmable Logic and Applications (FPL), pp.97-102 (September 2011).
  • Koponen, T., Casado, M., Gude, N., Stribling, J., Poutievski, L., Zhu, M., Ramanathan, R., Iwata, Y., Inoue, H., Hama, T., and Shenker, S. “ONIX: A Distributed Control Platform for Large-Scale Production Networks,” USENIX Symposium on Operating Systems Design and Implementation (OSDI), pp.351-364 (October 2010).
  • Inoue, H., Yamada, J., Yoneda, H., Togawa, K., and Furuta, K. “Test Compression for Dynamically Reconfigurable Processors,” IEEE International Conference on Field Programmable Logic and Applications (FPL), pp.205-210 (August 2010).
  • Inoue, H., Li, Y., and Mitra, S. “VAST: Virtualization-Assisted Concurrent Autonomous Self-Test,” IEEE International Test Conference (ITC), Paper 12.3, pp.1-10 (October 2008).
  • Inoue, H., Ikeno, A., Abe, T., Sakai, J., and Edahiro, M. “Dynamic Security Domain Scaling on Symmetric Multiprocessors for Future High-End Embedded Systems,” ACM/IEEE/IFIP International Conference on Hardware/Software Co-design and System Synthesis (CODES+ISSS), pp.39-44 (September 2007). [Best Paper Award]
  • Sakai, J., Inoue, H., and Edahiro, M. “Towards Scalable and Secure Execution Platform for Embedded Systems,” IEEE/ACM Asia and South Pacific Design Automation Conference (ASPDAC), pp.350-354 (January 2007). [Invited Paper]
  • Inoue, H., Ikeno, A., Kondo, M., Sakai, J., and Edahiro, M. “VIRTUS: A Processor Virtualization Architecture for Security-Oriented Next-Generation Mobile Terminals,” ACM/IEEE Design Automation Conference (DAC), pp.484-489 (July 2006). [Best Paper Award Nominee]
  • Inoue, H., Ikeno, A., Kondo, M., Sakai, J., and Edahiro, M. “FIDES: An Advanced Chip Multiprocessor Platform for Secure Next Generation Mobile Terminals,” ACM/IEEE/IFIP International Conference on Hardware/Software Co-design and System Synthesis (CODES+ISSS), pp.178-183 (September 2005).
  • Sakai, J., Inoue, H., Abe, T., Suzuki, N., Uekubo, M., Ito, Y., Suzuki, K., Kondo, M., and Edahiro, M. “Multi-Tasking Parallel Method on MP211 Application Processor,” IEEE International Symposium on Low-Power and High-Speed Circuits (COOL Chips), pp.198-211 (April 2005).
  • Matsushita, S., Torii, S., Nomura, M., Inoue, T., Shibayama, A., Shimada, S., Ohsawa, T., Inoue, H., Sakai, J., Ito, Y., Nakamura, Y., Edahiro, M., Nishi, N., and Yamashina, M. “Merlot: A Single-Chip Tightly Coupled Four-Way Multi-Thread Processor,” IEEE International Symposium on Low-Power and High-Speed Circuits (COOL Chips), pp.63-74 (April 2000).
  • Nishi, N., Inoue, T., Nomura, M., Matsushita, S., Torii, S., Shibayama, A., Sakai, J., Ohsawa, T., Nakamura, Y., Shimada, S., Ito, Y., Edahiro, M., Mizuno, M., Minami, K., Matsuo, O., Inoue, H., Manabe, T., Yamazaki, T., Nakazawa, Y., Hirota, Y., Yamada, Y., Onoda, N., Kobinata, H., Ikeda, M., Kazama, K., Ono, A., Horiuchi, T., Motomura, M., Yamashina, M., and Fukuma, M. “A 1GIPS 1W Single-Chip Tightly-Coupled Four-Way Multiprocessor With Architecture Support for Multiple Control Flow Execution,” IEEE International Solid-State Circuits Conference (ISSCC), pp.418-419 (February 2000).
  • Inoue, H., Anjo, K., Tanabe, J., Nishimura, K., Satoh, M., Hiraki, K., and Amano, H. “MBP-light: A Processor for Management of Distributed Shared Memory on JUMP-1,” International Symposium on Low-Power and High-Speed Circuits (COOL Chips), pp.169-182 (April 1999).
  • Inoue, H., Anjo, K., Yamamoto, J., Tanabe, J., Wakabayashi, M., Satoh, M., Amano, H., and Hiraki, K. “The Preliminary Evaluation of MBP-light with Two Protocol Policies for a Massively Parallel Processor - JUMP-1 -,” IEEE Symposium on the Frontiers of Massively Parallel Computation (FRONTIERS), pp.268-275 (February 1999).
  • Inoue, H., Anjo, K., Tanabe, J., Nishimura, K., Satoh, M., Hiraki, K., and Amano, H. “MBP-light: A Processor for Management of Distributed Shared Memory,” International Conference on ASIC (ASICON), pp.199-202 (October 1998).

TECHNICAL REPORTS

  • 多和田雅師, 神谷典史, 井手口裕太, 井上浩明, 戸川望. “凍結ビットパタンの偏りを利用した高速Polar符号復号器とそのハードウェア実装の検討,” 電子情報通信学会総合大会講演論文集, A-1-12 (2018年3月).
  • 福田駿, 定久紀基, 井上浩明, 竹中崇, 浅井哲也, 本村真人. “二重キャッシングによるMemcached高速化の提案,” 電子情報通信学会技術報告 RECONF, Vol.113, No.418, pp.91-96 (2014年1月). [2013年度 CPSY優秀若手講演賞]
  • 福田駿, 川島英之, 井上浩明, 藤井太郎, 古田浩一朗, 浅井哲也, 本村真人. “CベースHLSによる動的リコンフィギュラブルハードウェアへのWindow Joinの実装,” 電子情報通信学会技術報告 RECONF, Vol.113, No.221, pp.7-12 (2013年9月).
  • 福田駿, 川島英之, 井上浩明, 浅井哲也, 本村真人. “C言語による動的リコンフィギャラブルハードウェアへのWindow Joinの実装,” 電子情報通信学会技術報告 IN, Vol.113, No.92, pp.7-12 (2013年6月).
  • 井上浩明, 枝廣正人. “シュリンク設計向けクロック木生成,” 電子情報通信学会技術報告 VLD2000-48, Vol.100, No.298, pp.23-28 (2000年9月).
  • 秤谷雅史, 小西将人, 田中利彦, 鈴木紀章, 佐藤永子, 井上浩明, 五島正裕, 天野英晴, 中島浩. “超並列計算機プロトタイプJUMP-1の性能評価,” 並列処理シンポジウム論文集, pp.225 (1999年6月).
  • 阿部剛, 井上浩明, 美辺央希, 若林正樹, 天野英晴. “分散共有メモリ管理プロセッサMBP-lightのアセンブラおよびコンパイラの実装と評価,” 電子情報通信学会技術報告 VLD98-124, Vol.98, No.447, pp.47-54 (1998年12月).
  • 井上浩明, 安生健一朗, 田辺淳. 若林正樹, 山本淳二, 工藤知宏, 天野英晴, 平木敬. “超並列計算機JUMP-1におけるMBP-lightの性能評価,” 電子情報通信学会技術報告CPSY98-57, Vol.98, No.233, pp.67-74 (1998年8月).
  • 井上浩明, 安生健一朗, 佐藤充, 藤原崇, 阿部剛, 天野英晴. “超並列計算機JUMP-1におけるMBP Core Architectureの評価,” 電子情報通信学会技術報告CPSY97-101, Vol.97, No.524, pp.1-8 (1998年1月).

POSTER

  • Igarashi, H., Takano, F., Inoue, H., and Moriyoshi, T. “4K Real-Time CUDA-Based HEVC Encoder,” GPU Technology Conference (GTC), (March 2018).

MAGAZINES

  • 石坂一久, 荒木拓也, 井上浩明. “AIを支えるコンピューティングプラットフォーム,” NEC技報, Vol.72, No.1, pp.118-121 (2019年10月).
  • 竹中崇, 井上浩明, 鈴木紀章. “FPGA活用による顧客価値の提供,” 電子情報通信学会誌 小特集企画「FPGAを用いた計算処理の高速化技術」, Vol.100, No.2, pp.98-102 (2017年2月)
  • 井上浩明. “FPGAによる金融業務アクセラレーション―複合イベント処理を題材に―,” 情報処理, Vol.53, No.9, pp.921-926 (2012年9月).
  • 井上浩明. “A Multi-Core Processor Platform for Open Embedded Systems,” 情報処理, 特集『研究会推薦博士論文速報』, Vol.52, No.10, pp.1295 (2011年10月). [情報処理学会・計算機アーキテクチャ研究会(ARC)推薦]
  • Sakai, J., Inoue, H., Torii, S., and Edahiro, M. “Multitasking Parallel Method for High-End Embedded Appliances,” IEEE Micro, Vol.28, No.5, pp.54-62 (September/October 2008).
  • Inoue, H., and Sato, N. “FIDES: A Multi-Core Platform to Enhance Robustness of Embedded Systems,” NEC Technical Journal, Vol.1, No.3, pp.51-54 (July 2006).
  • 井上浩明, 佐藤直樹. “システムを堅牢にするマルチコアプラットフォームFIDES,” NEC技報, Vol.59, No.3, pp.46-49 (2006年5月).
  • 酒井淳嗣, 井上浩明, 枝廣正人. “組み込みマルチコアプロセッサのソフトウェアプラットフォーム,” 情報処理, Vol.47, No.1, pp.29-33 (2006年1月).
  • Torii, S., Sakai, J., Inoue, H., Tokue, T., and Ito, Y. “Asymmetric Multi-Processing Mobile Application Processor MP211,” NEC Journal of Advanced Technology, Vol.2, No.3, pp.204-210 (Summer 2005).
  • 枝廣正人, 鳥居淳, 酒井淳嗣, 井上浩明, 山端潔, 石川晋也, 伊藤義行, 鈴木悟, 西直樹. “マルチコア向けソフトウェア・プラットフォームを開発し、携帯電話機に適用,” 日経エレクトロニクス 2005年3月28号, pp.125-136 (2005年3月).

BOOKS

  • Inoue, H., Takenaka, T., and Motomura, M. “Hardware Design for C-Based Complex Event Processing,” in Athanas, P., Pnevmatikatos, D., and Sklavos, N. “Embedded Systems Design with FPGAs,” Springer Verlag, ISBN: 978-1461413615, Chapter 4, pp.79-100 (December 2012).
  • William J. Dally, John W. Poulton 著. 黒田忠広 監訳. “デジタルシステム工学 応用編,” 丸善 (2003年3月). [9章一部担当]

TUTORIAL & SEMINAR

  • 竹中崇, 井上浩明. “ハードウェア活用リアルタイムイベント処理, ” 日本学術振興会シリコン超集積化システム第165委員会 (2013年7月). [招待講演]
  • 井上浩明, 竹中崇. “ハードウェア活用リアルタイムイベント処理,” 電子情報通信学会技術報告 ICD2012-124, Vol.112, No.45, pp.25 (2013年1月). [招待講演]
  • 井上浩明, 竹中崇. “C言語設計によるハードウェア複合イベント処理,” 電子情報通信学会技術報告 CAS2011-43, Vol.111, No.242, pp.61-66 (2011年10月). [招待講演]
  • 井上浩明. “オープンな組込みシステムの実現に適した、 マルチコアプロセッサによるセキュアプラットフォーム,”先導的ITスペシャリスト育成推進プログラム, 東京大学 坂井修一先生担当講義 (2009年7月). [招待講義]
  • 酒井淳嗣, 井上浩明, 枝廣正人. “安全・安心のためのマルチコア技術, ” 組込みソフトウェアシンポジウム (ESS) (2008年10月). [チュートリアル講演]
  • 井上浩明, 池野晃久, 近藤真己, 酒井淳嗣, 枝廣正人. “家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム,” 電子情報通信学会技術報告 WBS2004-102, Vol.100, No.673, pp.25-30 (2005年3月). [招待講演]

PROFESSIONAL SERVICE

専門委員

  • 電子情報通信学会 コンピュータシステム研究専門委員会(CPSY), 専門委員 , 2015-現在; 幹事補佐, 2011-2015
  • 電子情報通信学会 ディペンダブルコンピューティング研究専門委員会(DC), 専門委員, 2010-2015
  • 電子情報通信学会 リコンフィギャラブルシステム研究専門委員会(RECONF), 専門委員, 2013-2019

委員

  • IEEE Symposium on VLSI Circuits, Program Committee Member, 2018
  • IEICE Transactions on Information and Systems, Special Section on Reconfigurable Systems, Associate Editor, 2018-2019
  • IEICE Transactions on Information and Systems, Special Section on Parallel and Distributed Computing and Networking, Associate Editor, 2012, 2014-2018; Editor, 2013
  • Annual Meeting on Advanced Computing System and Infrastructure (ACSI), トラックCプログラム委員, 2014
  • 第2回 ARC/CPSY/RECONF 高性能コンピュータシステム設計コンテスト, 実行委員, FIT(情報科学技術フォーラム), 2014
  • International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART), Industrial Co-Chairs, 2014
  • International Workshop on Computer Systems and Architectures (CSA), Program Co-Chairs, 2013-2014, in conjunction with International Symposium on Computing and Networking (CANDAR)
  • International Workshop on Advances in Networking and Computing (WANC), Program Committee Member, 2012-2014 in conjunction with International Symposium on Computing and Networking (CANDAR)
  • Symposium on Advanced Computing Systems and Infrastructures (SACSIS), トラックDプログラム委員, 2012; トラックCプログラム委員, 2013
  • International Conference on Networking and Computing (ICNC), Advisory Committee Member, 2011

会員

  • IEEE Senior Member
  • 電子情報通信学会シニア会員

HONORS AND AWARDS

  • The Best Paper Award for IPSJ Transactions on System LSI Design Methodology (TSLDM) 2019 (August 2019)
  • An outstanding paper award for Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI) 2018 (March 2018).
  • 電子情報通信学会 コンピュータシステム研究会(CPSY) 2013年度優秀若手講演賞 (受賞者: 福田駿), 共著論文 “二重キャッシングによるMemcached高速化の提案,” 電子情報通信学会技術報告 RECONF, Vol.113, No.418, pp.91-96 (2014年1月).
  • 情報処理学会 計算機アーキテクチャ研究会(ARC)推薦博士論文, 情報処理, 特集『研究会推薦博士論文速報』, Vol.52, No.10, pp.1295 (2011年10月).
  • Top 2 downloaded article published in 2008 for ACM Transactions on Design Automation of Electronic Systems (June 2010).
  • Top 2 downloaded article published in 2008, and Top 7 downloaded article published in 1996-2009 for ACM Transactions on Design Automation of Electronic Systems (July 2009).
  • The best paper award for ACM/IEEE/IFIP International Conference on Hardware/Software Co-design and System Synthesis (September 2007).
  • A best paper award nominee for ACM/IEEE Design Automation Conference (July 2006).

略歴

1999年3月
慶應義塾大学理工学研究科 計算機科学専攻 修士課程修了
1999年4月
NEC入社
1999年5月
同社 中央研究所 配属
2007年10月
米国スタンフォード大学 客員研究員 (~2008年9月)
2009年9月
慶應義塾大学理工学研究科 開放環境科学専攻 博士(工学)
2014年4月
NEC 技術イノベ―ション戦略本部 配属
2015年10月
同社 IoT戦略室 配属
2017年4月
同社 中央研究所 配属
現在に至る

お問い合わせ