Japan
サイト内の現在位置を表示しています。
ASIC・FPGA設計向けC言語ベース高位合成ツール CyberWorkBench
【NEW】JEVeC DAY 2023 開催のご案内
国内のEDA（設計ツール）ベンダーが一堂に会し、最新の技術製品やデモを展示するJEVeC Dayが2023年にも開催されます。
今年は大手デバイスベンダー（GPU、AIチップ、FPGAベンダー）３社のキーノート講演も実施され、装置やデバイス業界の動向も紹介されます。また、20社にも及ぶツールベンダーからは、最新の技術を駆使した製品、デモも展示されます。弊社からは、CyberWorkBenchの最新情報をお届けいたします。詳細は以下「申込先」をご参照願います。
◇開催日時：2023年11月27日（月）10:00～19:55（受付開始：9:30）
◇会場 ：川崎市産業振興会館
◇参加費 ：無料（事前登録制）
◇申込先 ：https://www.jevec.jp/jevecday2023/
◇申込締切：2023年11月23日（木）
C言語ベース高位合成ツール CyberWorkBenchとは
ーASIC・FPGA設計向けC言語ベース高位合成ツールCyberWorkBenchは、C言語からの高位合成と、C言語レベルの機能・タイミングデバッグや、形式検証を行える統合設計ツール群ですー
AI/IoTの進化でモノにマイコンが組込まれ、制御とインターネットで通信できるようになりましたが、さらに装置の軽量化、省電力化、価格削減も叫ばれ、高機能/高消費電力のマイコンから低消費電力のマイコン＋FPGAに変わってきております。
ここで必要になるのがマイコンで動いていたソフトをFPGAに移植する作業です。
CyberWorkBenchは、このソフトをFPGAに移植するためのツールです。
CyberWorkBench導入のメリットとユーザー様導入事例
設計期間短縮8→3ヶ月に削減
ソフトウェア技術者主体の開発体制実現
設計記述量1/10へ削減→使用HW量の大幅削減
監視カメラへのエッジHWの搭載
詳しくはネットニュース/資料に記載しております。
CyberWorkBenchによるLSIの設計フロー
以下はCyberWorkBenchによるLSIの設計フローです。中核となる高位合成ツールでは、仕様から作成したC言語記述を「動作合成Cyber」に入力することでRTL記述が合成出力されます。
