ページの先頭です。
サイト内の現在位置を表示しています。
ここから本文です。

NEC R&D Members

白 旭

白 旭

NEC 中央研究所
システムプラットフォーム研究所
担当
博士(情報学)

所在地:〒305-8501 つくば市御幸が丘34

研究分野

  • 不揮発再構成回路
  • FPGA
  • 多値論理回路

論文

International Journals

  • X. Bai, Y. Tsuji, T. Sakamoto, A.Morioka, M. Miyamura, M. Tada, N. Banno, K. Okamoto, N. Iguchi and H. Hada, Area-efficient nonvolatile carry chain based on pass-transistor/atom-switch hybrid logic. Japanese Journal of Applied Physics 55, 04EF01 (2016).
  • X. Bai, M. Kameyama, Multiple-Valued Fine-Grain Reconfigurable VLSI Using a Global Tree Local X-Net Network. IEICE Transactions 97-D(9): 2278-2285 (2014).
  • X. Bai, M. Kameyama, Implementation of Voltage-Mode/Current-Mode Hybrid Circuits for a Low-Power Fine-Grain Reconfigurable VLSI. IEICE Transactions 97-C(10): 1028-1035 (2014).
  • X. Bai, M. Kameyama, A Bit-Serial Reconfigurable VLSI Based on a Multiple-Valued X-Net Data Transfer Scheme. IEICE Transactions 96-D(7): 1449-1456 (2013).
  • X. Bai, M. Kameyama, A Multiple-Valued Reconfigurable VLSI Architecture Using Binary-Controlled Differential-Pair Circuits. IEICE Transactions 96-C(8): 1083-1093 (2013).
  • X. Bai, N. Okada, M. Kameyama, A Digit-Serial Reconfigurable VLSI Based on Quaternary Inter-Cell Data Transfer Scheme. Journal of Multiple-Valued Logic and Soft Computing 20(1-2): 1-18 (2012).

International Conferences

  • Y. Tsuji, X. Bai, A. Morioka, M. Miyamura, R. Nebashi, T. Sakamoto, M. Tada, N. Banno, K. Okamoto, N. Iguchi, H. Hada, T. Sugibayashi, A 2x Logic Density Programmable Logic Array using Atom Switch Fully Implemented with Logic Transistors at 40nm‐node and beyond. in Proc. Symposium on VLSI Circuits (VLSI Circuits), pp. 16-17, June 2016.
  • K. Okamoto, M. Tada, N. Banno, N. Iguchi, H. Hada, T. sakamoto, M. Miyamura, Y. Tsuji, R. Nebashi, A. Morioka, X. Bai, T. Sugibayashi, Robust Cu Atom Switch with over‐400°C Thermally Tolerant Polymer‐solid Electrolyte (TT‐PSE) for Nonvolatile Programmable Logic. in Proc. Symposium on VLSI Technology  (VLSI Technology ), pp. 124-125, June 2016.
  • X. Bai, Y. Tsuji, A. Morioka, M. Miyamura, T. Sakamoto, M. Tada, N. Banno, K. Okamoto, N. Iguchi and H. Hada, Area-Efficient Nonvolatile Carry Chain Based on Pass-Transistor/Atom-Switch Hybrid Logic. In Proc. International Conference on Solid State Devices and Materials (SSDM), pp. 1176-1177, September 2015.
  • Y. Tsuji, X. Bai, M. Miyamura, T. Sakamoto, M. Tada, N. Banno, K. Okamoto, N. Iguchi, N. Sugii, H. Hada, Sub-μW standby power, <18 µW/DMIPS@25MHz MCU with embedded atom-switch programmable logic and ROM. in Proc. Symposium on VLSI Circuits (VLSI Circuits), pp. T86-T87, June 2015.
  • X. Bai, Y. Tsuji, A. Morioka, M. Miyamura, T. Sakamoto, M. Tada, N. Banno, K. Okamoto, N. Iguchi, H. Hada, Architecture of Reconfigurable-Logic Cell Array with Atom Switch: Cluster Size & Routing Fabrics. In Proc. FPGA2015, pp. 269, February 2015.
  • S. Harada, X. Bai, M. Kameyama, Y. Fujioka, Design of a Logic-in-Memory Multiple-Valued Reconfigurable VLSI Based on a Bit-Serial Packet Data Transfer Scheme. In Proc. International Symposium on Multiple-Valued Logic (ISMVL), pp. 214-219, May 2014.
  • X. Bai, M. Kameyama, Design and evaluation of a voltage-mode/current-mode hybrid logic circuit for a low-power fine-grain reconfigurable VLSI. In Proc. International SoC Design Conference (ISOCC), pp. 384-387, November 2013.
  • X. Bai, M. Kameyama, Low-Power Multiple-Valued Source-Coupled Logic Circuits Using Dual-Supply Voltages for a Reconfigurable VLSI. In Proc. International Symposium on Multiple-Valued Logic (ISMVL), pp. 164-169, May 2013.
  • X. Bai, M. Kameyama, An Area-Efficient Multiple-Valued Reconfigurable VLSI Architecture Using an X-Net. In Proc. International Symposium on Multiple-Valued Logic (ISMVL), pp. 272-277, May 2013.
  • X. Bai, M. Kameyama,Voltage-Mode/Current-Mode Hybrid Logic Circuit for a Low-Power Fine-Grain Reconfigurable VLSI. the 22nd International Workshop on Post-Binary ULSI Systems (ULSIWS), poster, May 2013.
  • X. Bai, M. Kameyama, Current-Source-Sharing Differential-Pair Circuits for a Low-Power Fine-Grain Reconfigurable VLSI Architecture. In Proc. International Symposium on Multiple-Valued Logic (ISMVL), pp. 208-213, May 2012.

Domestic Conferences

  • 辻 幸秀, 白 旭, 宮村 信, 阪本 利司, 多田 宗弘, 伴野 直樹, 岡本 浩一郎, 井口 憲幸, 杉井 信之,波田 博光,[招待講演]原子スイッチを用いた不揮発性論理回路(NPL)およびROMの混載マイクロプロセッサ. ICD2015-30, pp.19-24, 2015/08/24.
  • 白 旭, 阪本 利司, 辻 幸秀, 森岡 あゆ香, 宮村 信, 多田 宗弘, 伴野 直樹, 岡本 浩一郎, 井口 憲幸, 波田 博光, 杉林 直彦, Evaluation of Temperature Effect on Leakage Current in NanoBridge-based FPGA. 電子情報通信学会ソサイエティ大会講演論文集 2015年_エレクトロニクス(2), 42, 2015/08/25.
  • 森岡 あゆ香 , 辻 幸秀 , 白 旭 , 宮村 信 , 阪本 利司 , 杉林 直彦, NanoBridgeを用いた再構成可能回路における静的タイミング解析. 電子情報通信学会ソサイエティ大会講演論文集 2015年_エレクトロニクス(2), 41, 2015/08/25.
  • 白 旭 , 亀山 充隆, New Architecture for Multiple-Valued Fine-Grain Reconfigurable VLSI Based on Current-Mode Logic. 信学技報 113(235), 59-64, 2013/10/07.
  • 白 旭 , 亀山 充隆, Multiple-Valued Data Transfer Scheme using X-Net and Its Application to Reconfigurable VLSI. 多値論理フォーラム, Vol.35, No.5, pp.5-1 - 5-6, 2012/9/15.
  • 白 旭 , 亀山 充隆, Bit-Serial Reconfigurable VLSI Composed of Multiple-Valued Switch Blocks and Binary Logic Operation Modules. 多値論理フォーラム, Vol.34, No.9, pp.9-1 - 9-8, 2011/9/18.
  • 白 旭, 岡田 信彬, 亀山 充隆, High-Performance Digit-Serial Multiple- Valued Reconfigurable VLSI Utilizing sharing of differential-pair-circuit current sources. 多値論理とその応用研究会, MVL-11, No.1, 1-4, 2011/1/8.
  • 白 旭, 岡田 信彬, 亀山 充隆, High-Performance Multiple-Valued Reconfigurable VLSI Using Logic Blocks with High-Driving Capability. 電気関係学会東北支部連合大会, 1A08, pp.8, 2010/8/26.

学会

  • IEEE
  • 電子情報通信学会

受賞等

  • SSDM Young Researcher Award (2015)
  • ULSIWS Excellent Student Poster Award (2013)
  • 公益財団法人ヒロセ国際奨学財団 外国人留学生奨学生 (2013)
  • IEEE Sendai Section Student Awards "The Best Paper Prize" (2010)
  • 独立行政法人日本学生支援機構(JASSO) 学習奨励費(2009, 2011)

略歴

  • 2008年7月西南交通大学工学部通信工学専攻卒業
  • 2011年3月東北大学情報科学研究科博士前期課程修了
  • 2014年3月東北大学情報科学研究科博士後期課程修了
  • 2014年4月日本電気株式会社入社 中央研究所に配属

ページの先頭へ戻る