ページの先頭です。
サイト内の現在位置を表示しています。
ここから本文です。

高位合成ツール体験セミナー(2017年6月)

下記の通り、高位合成ツール体験セミナーを開催いたします。

ASIC/FPGAを設計されているお客様に「CyberWorkBench」のご紹介をはじめ、実際に操作して頂くことで、高位合成の効果を理解、体感いただける内容になっております。 

ご多忙の折とは存じますが、ぜひともご参加を賜わりますようご案内申し上げます。

※本セミナーの申込みを締め切らせていただきました。多数のお申し込みありがとうございました。

セミナー概要

会期 2017年6月20日(火)
13:00~17:00
(受付開始 12:30~)
会場 NECイノベーションワールド 品川ショールーム(セミナールーム) 
定員 20名
主催 日本電気株式会社
参加料 無料(事前登録制)

※本セミナーの申込みを締め切らせていただきました。多数のお申し込みありがとうございました。

セミナープログラム

時間 内容
13:00~13:15 オリエンテーション
13:15~13:55 基本的な操作方法のレクチャー、演習

・C記述からRTLを生成し、論理合成までのフロー
・サイクル精度シミュレーションによるC言語記述上でのタイミングデバッグ
・合成回路の品質解析とアーキテクチャ探索
・スケジューリングモード(自動、手動、パイプライン)
13:55~15:05

講義+演習1(データ処理系回路)
・画像処理をパイプライン回路化
   または、
・暗号回路(AES)を順序回路化

・アルゴリズムのC言語記述からRTLを合成
    - 合成制約を変化することで、面積とサイクル数のトレードオフを探索
    - C言語上の合成プラグマや、合成オプション
    - ハードウェア向きのC言語記述
    - パイプライン回路の合成方法、結果解析方法

15:05~15:20
休憩
15:20~16:30 講義+演習2(制御系回路)

ステートマシンを設計することなく、複雑なシーケンス処理を実現する方法、C言語でタイミングを記述する。
1)タイミングチャートが仕様の場合
2)複雑なシーケンス(フロー)チャートが仕様の場合
- 上記をC言語で書く方法(タイミング記述子の導入)
- テストベンチの記述方法
- 複数のモジュール間の通信
- Cソース上でタイミングをチェック
16:30~17:00

全体質問の後、CWBエンジニア・サポートメンバーとの自由懇談・検証体験。

17:00

自由解散

※セミナープログラムは変更になる場合がございます。予めご了承ください。

※本セミナーの申込みを締め切らせていただきました。多数のお申し込みありがとうございました。

お問い合わせ先

NEC
サービス・テクノロジー本部 先端技術グループ
Tel : 044-435-9486
e-mail : info@cad.jp.nec.com

ページの先頭へ戻る