ページの先頭です。
サイト内の現在位置を表示しています。
ここから本文です。

FPGAボードを使って体感してみよう!
高位合成ツール体験セミナー(2017年10月)

※「高位合成ツール体験セミナー」につきまして、お申込みを締め切らせていただきました。多数のお申し込みありがとうございました。次回の開催が決まりましたら当CyberWorkBenchホームページにてお知らせいたします。

ASIC/FPGA設計をご検討のお客さま向けに「高位合成ツール体験セミナー」を開催いたします。

本セミナーでは、実際にFPGAボードを使用して、書き込み・動作確認まで体験していただきます。
C言語記述からRTLを生成し、高位合成ツール「CyberWorkBench」を実際に操作していただくことで、ツールの効果を体感いただける内容になっております。 

是非ご参加ください。

セミナー概要

会期 2017年10月6日(金)
13:00~17:00
(受付開始 12:30~)
会場 NECイノベーションワールド 品川ショールーム(セミナールーム) 
定員 20名 (原則1社2名様までとさせていただきます。)
※お申込み多数の場合、抽選とさせていただき、当選した方のみ、9月29日(金)までに「参加票」をお送りいたします。
※受講対象者は、設計業務に携わる方。学生・同業他社の方は対象外とさせていただきます。
主催 NEC
参加料 無料(事前登録制)

※申込みを締め切らせていただきました。多数のお申し込みありがとうございました。次回の開催が決まりましたら当CyberWorkBenchホームページにてお知らせいたします。

セミナープログラム

時間 内容
13:00~13:15 オリエンテーション
13:15~13:55 CyberWorkBench基本操作

・C言語記述からRTLを生成し、論理合成までのフロー
・サイクル精度シミュレーションによるC言語記述上でのタイミングデバッグ
13:55~14:35

講義+演習1(制御系回路)

ステートマシンを設計することなく、複雑なシーケンス処理を実現する方法、C言語でタイミングを記述
1)タイミングチャート仕様の場合
2)複雑なシーケンス(フロー)チャート仕様の場合
    - 上記をC言語で書く方法(タイミング記述子の導入)
    - テストベンチの記述方法

14:35~14:50 休憩
14:50~16:30

講義+演習2(データ処理系回路)

・画像処理をパイプライン回路化
 アルゴリズムのC言語記述からRTLを合成
    - 合成制約を変化することで、面積とサイクル数のトレードオフを探索
    - ハードウェア向きのC言語記述
 
・FPGAボードを使用した演習
 FPGAボードに書き込み、動作確認

16:30~17:00

全体質問の後、CyberWorkBenchエンジニア・サポートメンバーとの自由懇談・検証体験。

17:00

自由解散

※セミナープログラムは変更になる場合がございます。予めご了承ください。

※申込みを締め切らせていただきました。多数のお申し込みありがとうございました。次回の開催が決まりましたら当CyberWorkBenchホームページにてお知らせいたします。

お問い合わせ先

NEC
サービス・テクノロジー本部 先端技術グループ
Tel : 044-435-9486
e-mail : info@cad.jp.nec.com

ページの先頭へ戻る