ページの先頭です。
サイト内の現在位置を表示しています。
  1. ホーム
  2. ソリューション・サービス
  3. 組込みシステムソリューション
  4. プリント基板・LSI設計
  5. CyberWorkBench
ここから本文です。

ASIC・FPGA設計向けC言語ベース高位合成ツール CyberWorkBench

CyberWorkBench

『高位合成ツール体験セミナー<関西>』開催決定!![New]

2016年7月5日(火)にNECイノベーションワールド 品川ショールーム・2016年7月29日(金)にNECイノベーションワールド 関西ショールームにて高位合成ツール体験セミナーを開催いたします。

ASIC/FPGAを設計されているお客様に「CyberWorkBench」のご紹介をはじめ、実際に操作して頂くことで、高位合成の効果を理解、体感いただける内容になっております。

ASIC・FPGA設計向けC言語ベース高位合成ツールCyberWorkBenchは、C言語からの高位合成と、C言語レベルの機能・タイミングデバッグや、形式検証を行える統合設計ツール群です。

ニュース

なぜCyberWorkBenchが導入されているのかよく分かる!

CyberWorkBenchの機能の紹介を始めとして、適用の効果、お客様事例について ご紹介いたします。

ダウンロードページへ

会員登録(無料)が必要です。

高位合成とは

高位合成について詳しく解説した資料が「電子情報通信学会 基礎・境界ソサイエティ Fundamentals Review」に掲載されています。ご覧ください。

CyberWorkBenchによるLSIの設計フロー

図1は、CyberWorkBenchによるLSIの設計フローです。中核となる合成フローでは、仕様から作成したC言語記述を「動作合成Cyber」に入力することでRTL記述が合成出力されます。

CyberWorkBenchによるLSIの設計フロー

C言語受託設計

お客様がお持ちのC記述から、FPGA/ASICに最適化したRTL(Verilog・VHDL)を合成する受託設計サービスです。

RTLで設計するデザインハウスに比べ、

 ・低価格で、

 ・短期間に

 設計いたします。

 

また、性能の大きくことなる複数のRTLを同時に納入することも可能です。この場合も、RTLで設計するデザインハウスに比べ非常に安価に、短期間に提供可能です。

実績として、画像圧縮(JPEG2000相当のハイビジョン動画圧縮 120fps)、画像鮮明化(デノイズ、デヘイズ、HDR)、各種検出、暗号系、通信回路、CODEC等様々な回路がございます。

ページの先頭へ戻る